(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-320102

(43)公開日 平成4年(1992)11月10日

(51) Int.CI.5 H03B

識別記号

庁内整理番号 8321-5 J

技術表示箇所

5/36 5/32

Z 8321-5 J

審査請求 有 請求項の数1(全 3 頁)

(21)出願番号

(22)出願日

特願平3-113859

平成3年(1991)4月19日

(71)出願人 000001122

FΙ

国際電気株式会社

東京都港区虎ノ門2丁目3番13号

(72)発明者 高岡 恭春

東京都港区虎ノ門二丁目3番13号 国際電

気株式会社内

(72)発明者 牧野 儀邦

東京都港区虎ノ門二丁目3番13号 国際電

気株式会社内

(72)発明者 杤原 俊司

東京都港区虎ノ門二丁目3番13号 国際電

気株式会社内

(74)代理人 弁理士 大塚 学 (外1名)

最終頁に続く


(54) 【発明の名称】 システムクロツク発振回路

(57)【要約】

【目的】 マイクロプロセッサにより制御動作が行われ る無線機に用いられるシステムクロック発振回路の出力 高調波成分がマイクロプロセッサに与える影響によって 受信感度が低下するのを軽減する。

【構成】 システムクロック発振回路の負荷容量の容量 値を変化させるために、矩形波を三角波に変換する波形 変換回路5の出力を発振回路の負荷容量回路4に備えた バリキャップに与えるように構成した。

【効果】 システムクロック発振回路の出力高調波の周 波数が拡散されてその平均電力が低下する。



1

【特許請求の範囲】

【請求項1】 セラミック振動子または水晶振動子を発振素子とするシステムクロック発振回路において、前記発振素子の負荷容量に並列に接続されたバリキャップと、システムクロック発振周波数の許容偏差以内の周波数の矩形波信号を三角波電圧波形に変換して前記バリキャップに与える波形変換回路とを備えたことを特徴とするシステムクロック発振回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、マイクロプロセッサに よって動作制御される無線機に用いられるシステムクロック発振回路に関するものである。

[0002]

【従来の技術】図4は従来のシステムクロック発振回路であり、水晶又はセラミックの発振素子1と増幅器2によって構成されている。

[0003]

【発明が解決しようとする課題】上記従来回路の負荷容量3の容量値C』は固定値のため出力周波数は時間によって変化しない。従ってシステムクロック出力の高調波の周波数も時間によって変化しない。この高調波成分が無線機の受信周波数に近い場合、無線機のマイクロプロセッサによる制御動作に妨害を与え、その結果受信感度が劣化するという問題点がある。本発明の目的は、従来のシステムクロック発振回路の出力高調波による受信感度劣化を解決し、感度劣化を低減することのできるシステムクロック発振回路を提供することにある。

[0004]

【課題を解決するための手段】本発明のシステムクロッ 30 ク発振回路は、セラミック振動子または水晶振動子を発振素子とするシステムクロック発振回路において、前記発振素子の負荷容量に並列に接続されたバリキャップと、システムクロック発振周波数の許容偏差以内の周波数の矩形波信号を三角波電圧波形に変換して前記バリキャップに与える波形変換回路とを備えたことを特徴とするものである。

[0005]

【実施例】図 1 は本発明の一実施例を示す回路図であり、図 2 はその各部の波形図である。例えば、発振周波 40数を 1.2 MH 2 とする。図において、従来回路の負荷容量 3 の代りに容量値 C_2 , C_3 の容量及びバリキャップ C R1 からなる可変容量回路 4 を設け、この合成容量値がC A に等しくなるように設定されている。C R1 , C は抵抗であり、C は容量である。このC とC と

【0006】図3は本発明の発振器出力の周波数のスペクトルであり、発振周波数 $f_0=1$. 2MHz、変調信号の周波数が1. 2kHzのときの高調波の拡散状態を示したものである。従来回路では f_0 の左右には信号は認められない。実際の受信機に本発明の回路を実装した結果、従来回路に比べて受信感度が5dB改善された。上記の変調波信号 a0の周波数は、システムクロック発振周波数 f_0 0の許容周波数偏差内、例えば $f_0 \le \pm 10\%$ に選ぶことはいうまでもない。又、このシステムクロックの出力周波数は1. 2MHz 近傍で変化しているため、無線機のマイクロプロセッサ内のクロック例えば300kHz (1.2MHz04分周)に影響を与えることはない。

[0007]


【発明の効果】以上詳細に説明したように、本発明を実施することにより、システムクロック出力の高調波は一定した周波数をとらずスペクトル拡散するため、ある帯域に落ち込む干渉波レベルの平均電力が下がるため、特定の受信周波数での受信感度低下を軽減することができるという効果がある。

【図面の簡単な説明】

- 【図1】本発明の一実施例を示す回路図である。
- 【図2】図1の回路の部分波形図である。
- 【図3】本発明の発振出力の周波数特性図である。
- 【図4】従来の回路例図である。

【符号の説明】

- 1 発振素子
- 2 増幅器
- 3 負荷容量
- 4 容量回路
- 5 波形変換回路



フロントページの続き

(72)発明者 小川 俊郎 東京都港区虎ノ門二丁目3番13号 国際電 気株式会社内

POWERED BY Dialog

System clock oscillator for microprocessor controlled radio equipment - applies triangle wave to varactor diode in load capacitance circuit of oscillator circuit

Patent Assignee: KOKUSAI ELECTRIC CO LTD

Inventors: MAKINO Y; OGAWA T; TAKAOKA Y; TOCHIHARA S

Patent Family (1 patent, 1 country)


Patent Number	Kind	Date	Application Number	Kind	Date	Update Type
JP 4320102	Α	19921110	JP 1991113859	A	19910419	199251 B

Priority Application Number (Number Kind Date): JP 1991113859 A 19910419

Patent Details

Patent Number	Kind	Language	Pages	Drawings	Filing Notes
JP 4320102	Α	JA	3	4	

Main Drawing Sheet(s) or Clipped Structure(s)



International Classification (Main): H03B-005/36 (Additional/Secondary): H03B-005/32

Japan

Dialog Results Page 2 of 2

Publication Number: JP 4320102 A (Update 199251 B)

Publication Date: 19921110

SYSTEM CLOCK OSCILLATING CIRCUIT
Assignee: KOKUSAI ELECTRIC CO LTD (KOKZ)

Inventor: TAKAOKA YAMAHARU MAKINO YOSHIKUNI TOCHIHARA SHUNJI OGAWA

TOSHIRO

Language: JA (3 pages, 4 drawings)

Application: JP 1991113859 A 19910419 (Local application)

Original IPC: H03B-5/36(A) H03B-5/32(B) Current IPC: H03B-5/36(A) H03B-5/32(B)

Derwent World Patents Index © 2006 Derwent Information Ltd. All rights reserved. Dialog® File Number 351 Accession Number 6177633